Procédé et appareil de compression de train de bits de configuration de logique programmable par l'utilisateur

Method and apparatus for compression of configuration bitstream of field programmable logic

Abstract

A memory is disclosed that can be utilized with a field programmable gate array. In some embodiments, the memory can include a memory array comprising a plurality of memory banks, each memory bank including at least one memory block, each of the at least one memory block including an array of memory cells; an address decoder coupled to each of the at least one memory block, the address decoder including a comparator coupled to receive an input address and a block address and provide a compare bit that indicates when a portion of the input address matches the block address, and an OR gate coupled to receive the compare bit and a wildcard bit, the OR gate providing an enable to the memory block when either the compare bit or the wildcard bit is asserted; and a logic unit that receives a mode value and the input address.
L'invention porte sur une mémoire qui peut être utilisée avec un réseau de portes programmable par l'utilisateur. Dans certains modes de réalisation, la mémoire peut comprendre un réseau mémoire comportant une pluralité de banques de mémoire, chaque banque de mémoire comprenant au moins un bloc de mémoire, chacun du ou des blocs de mémoire comprenant un réseau de cellules de mémoire ; un décodeur d'adresse couplé à chacun du ou des blocs de mémoire, le décodeur d'adresse comprenant un comparateur couplé pour recevoir une adresse d'entrée et une adresse de bloc et pour fournir un bit de comparaison qui indique lorsqu'une partie de l'adresse d'entrée correspond à l'adresse de bloc, et une porte OU couplée pour recevoir le bit de comparaison et un bit générique, la porte OU activant le bloc de mémoire lorsque soit le bit de comparaison, soit le bit générique est évalué, et une unité logique qui reçoit une valeur de mode et l'adresse d'entrée.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (4)

    Publication numberPublication dateAssigneeTitle
    US-2003123459-A1July 03, 2003Heng LiaoEfficiency masked matching
    US-5861761-AJanuary 19, 1999Xilinx, Inc.Hierarchically connectable configurable cellular array
    US-5894565-AApril 13, 1999Atmel CorporationField programmable gate array with distributed RAM and increased cell utilization
    US-6326807-B1December 04, 2001Altera CorporationProgrammable logic architecture incorporating a content addressable embedded array block

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle