Tampon de tension limité en courant et programmable, dispositif à circuit intégré et procédé de limitation en courant d'un élément de mémoire

Programmable current-limited voltage buffer, integrated-circuit device and method for current-limiting a memory element

Abstract

A programmable current-limited voltage buffer (130-1). The programmable current-limited voltage buffer (130-1) includes at least one current-bias circuit (230-1), an inverter (230-2), a write-current set control circuit (230-3), and an adaptive current limiter (230-4). The inverter (230-2) is coupled to the current-bias circuit (230-1) and a reference-voltage source (178), and is configured to couple a row line (140-1) to either the current-bias circuit (230-1), or the reference-voltage source (178), in response to an input signal. The adaptive current limiter (230-4) is coupled to the current-bias circuit (230-1) and to the write-current set control circuit (230-3), and is configured to limit current flowing through the memory element (120-1) in a write operation. An integrated circuit device (110) is also provided, along with a method for current limiting a memory element (120-1) during switching in an array (120) of memory elements.
L'invention concerne un tampon de tension 130-1 limité en courant et programmable. Le tampon de tension 130-1 limité en courant et programmable comprend au moins un circuit de polarisation de courant 230-1, un inverseur 230-2, un circuit de commande de réglage de courant d'écriture 230-3 et un limiteur adaptatif de courant 230-4. L'inverseur 230-2 est relié au circuit de polarisation de courant 230-1 et à une source de tension de référence 178 et est configuré pour relier une ligne de rangée 140-1 au circuit de polarisation de courant 230-1 ou à la source de tension de référence 178, en réponse à un signal d'entrée. Le limiteur adaptatif de courant 230-4 est relié au circuit de polarisation de courant 230-1 et au circuit de commande de réglage de courant d'écriture 230-3, et est configuré pour limiter le courant passant dans l'élément à mémoire 120-1 lors d'une opération d'écriture. L'invention concerne un dispositif à circuit intégré 110 en association avec un procédé destiné à limiter en courant un élément de mémoire 120-1 pendant la commutation effectuée dans une matrice 120 d'éléments de mémoire.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (4)

    Publication numberPublication dateAssigneeTitle
    US-2006013037-A1January 19, 2006Bin Li, Knowles Kenneth R, Lawson David CRead/write circuit for accessing chalcogenide non-volatile memory cells
    US-2008137401-A1June 12, 2008Jan Boris Philipp, Thomas NirschlMemory that limits power consumption
    US-2009003037-A1January 01, 2009Infineon Technologies AgIntegrated circuit with memory having a current limiting switch
    US-2009244953-A1October 01, 2009Kabushiki Kaisha ToshibaNonvolatile semiconductor memory device

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle